# HIGH SPEED MEMORY DEVICE

Patent number:

JP62135949

Also published as:

US4792926 (A1)

**Publication date:** 

1987-06-18

Inventor:

BARII AARU ROBAATSU

Applicant:

**TOSHIBA CORP** 

Classification:

- International:

G06F13/16; G06F12/00; G06F13/20

european:


Application number:

JP19860268713 19861113

Priority number(s):

## Abstract of JP62135949

PURPOSE:To increase the using efficiency of a data bus by delaying and transferring data with a data reading buffer and a data writing buffer. CONSTITUTION:To a control bus 60 and a data bus 54, the request signal, in which reading and writing are mixed, and data are successively continuously sent. A memory colliding detecting circuit 66 of a memory board 50 detects the request signal transmitted successively, the writing requesting signal comes immediately after the reading requesting signal, and then, the data read from a memory 70 are stored and delayed to a reading data buffer 72 to avoid the collision of the data by a data transferring cycle, and so as to transfer toward the bus 54 after the processing is completed by the writing requesting signal, a reading data buffer 72 and a writing data buffer 74 are controlled. When the reading requesting signal comes immediately after the writing requesting signal, the reading data at the time of the access cycle are delayed ad processed by the buffer 72, and the control is executed. A port colliding detecting circuit 38 of an input output port 52 executes the same processing as the memory colliding detecting circuit 66 of the memory board 50.



Data supplied from the esp@cenet database - Patent Abstracts of Japan

## ⑩公開特許公報(A)

昭62 - 135949

@Int.Cl.4	識別記号	庁内整理番号		❸公開	昭和62年(	198	7)6月18日
G 06 F 13/16 12/00 13/20	3 0 3 3 1 0	6711-5B 6711-5B Z-7165-5B	審査請求	未請求	発明の数	1	(全 16 頁)

❷発明の名称 高速記憶装置

②特 頭 昭61-268713

**20出 頭 昭61(1986)11月13日** 

優先権主張 1985年12月9日90米国(US)90806427

砂発明者 バリー アール・ロバ アメリカ合衆国イリノイ州 リンデンハースト イースト

ーツ グランド アベニユ 1708

⑪出 頤 人 . 株 式 会 社 東 芝 川崎市幸区堀川町72番地

⑩代 理 人 并理士 則近 憲佑 外1名

### 训制机

1. 発明の名称

高速配位装置

2. 特許請求の範囲

データを保持する記憶手段と、 彼記憶手段から データバスにデータを読取る第1の手段と、 彼デ ータバスから彼記憶手段にデータを構込む第2の 手段と、 制御バス上のデータ 裁取り選択信号に対 しては、 彼第1の手段によって、 制御バス上のデータ書込み要求信号に対しては、 彼第2の手段に よって、 逐次混合したデータ 裁取りおよび 再込み 要求信号を受信するとともに各級求信号に応み 要求信号を受信するとともに各級求信号を転送する データ転送を行なう記憶制御手段と該逐次混合したデータ競取りおよび書込み要求信号を転送する にデータに送を行なることを特徴とする高速記憶要 で、 2000年の 2000年の

3. 発明の詳細券説明

[死明の目的]

(産業の利用分野)

本発明は、大量のデーク処理、複雑なデーク操

作及び広帯域幅のデータを記述し、それらデータ を高速に他の関連する機器へ転送するための高速 記憶装置に関するものである。

(従来の技術)

大量のデータを記憶する容量を有し、しかも相互接続のデータバスを介してそのデータを複数の入出力ポートに伝達する能力をも有する記憶装置が知られている。このような記憶装置を第2間に示す。第2回の従来の記憶装置は、メモリボード10と、複数の人川力ポート12と、データバス14と、アドレスバス16と、制御バス18と、要求一肯定応答バス20とを共過する。

メモリボード10は、アドレスパッファ22と、記憶制御装置24、配位出了26と、データパッファ28とで構成されるものとして示す。アドレスパッファ22の人力は、アドレスパス16に接続され、出力は記憶出了26のデータ違子はデータパッファ28の第1のデータパス違子に結合され、またデータパッファ28の第2のデータパス 端子はデータパス14に接続されている。アドレ

- 2 -

スパッファ22と、記憶条子26と、データパッファ28の動作は、制御パス18に依続された人力を育する記憶制御装置24の動作によって支配される。

入出力ポート12はそれぞれ、アドレスゼネレ ータ30と、入出力ポート制御装置32と、記憶 松子34と、データバッファ36とで構成される。 アドレスゼネレータ30の出力はアドレスパス 16に粘合されている。アドレスゼネレータ30 は、アドレス36によって記憶衆子34のアドレ ス端子に結合されている。記憶素子34のデータ パス端子は、データパス38によってデータバッ ファ36の第1のデータパス端子に接続される。 データバッファ36の第2のデータバス粒子は、 データバス14に紡合されている。アドレスゼネ レータ30と、紀迩衆子34と、データバッファ 36の動作は、入出力ポート制御装置32に支配 される。入出力ポート制御装置32の第1の入力 ポート端子は制御パス】8に結合され、郊2の入 力端子は災水ー骨定応答パス20に結合されてい る。

- 3 -

受収る。さらに、制御装置32によってアドレスゼネレーク30は、通切なアドレス信号をアドレスパス16を介して伝送することが認められ、メモリボード10のアドレスパッファ22かこれを受収る。将込みデータだッファ36の動作によって通切なデータを記憶素子34からデータバス14に続取らせる。読取りデータ要求の場合は、一ド10の動作によって記像素子26からバス14に続取ったデータを、データバス14からデータバッファ36を通り記録案子34に転送する動作を制御する。

次に、制御バス18を介して記憶制御装置24 が続取りデーク要求信号を受取り次第、メモリボード10が動作して、アドレスバッファ22に適切なアドレスデータをアドレスバス16から記憶 米子26に伝達させ、さらにそのアドレス指定されたデータを記憶素子26からデータバッファ 28を通りデータバス14に続取る。制御バス 18を介して将込みデータ要求を受取ると、記憶 第2 間に示す従来の配金装置はさらに要求調整装置40をも其偏し、この要求調整装置40日、 要求一肯定応答バス20に結合された要求調整問 路42を具備する。

第2 図に示す従来回路の動作においては、入出 カポート12は人出力ポート制御装置32で要求 信号を発生して、メモリポード10の記憶ポイ 26からデータを読取るか、またはメモリポード 10の記憶電子26にデータを再込む。この要求 僕母は、奴状ー件定応答パス20を介して送られ、 要求期於回路42で受取られる。この同路42は、 どの入出力ポートに優先度を与えてメモリポード 10にアクセスさせるべきかを決定する。次に何 路42は、対応する優先度併定応答信号を要求。 肯定応答パス20を介して、優光度が与えられた ポート12に送出する。この竹定応答は、バス 20を介し選択されたポート12の入出力ポート 制御装置32に受収られる。次に選択されたボー ト12の入出力ポート制御装置32が、制御バス 18を介して適切なデータ説取り吸収またはデー 夕書込み要求を出し、メモリポード10がこれを

-- 4 --

制御装置24は、データパス14からのデータをデータパッファ28を介して記憶点下26内の所定のアドレス位置に刊込むよう動作する。このアドレス位置は、アドレスパス16を介しアドレスパッファ22が受収ったアドレスが示すものである。

モリボード10からデータを続取るには、記憶サイクル1の要決サイクルフェーズと、次の記憶サイクル2のアクセスサイクルフェーズとさらに次の記憶サイクル3のデータ転送サイクルフェーズとが必要になる。

第3関にさらに示す通り、記憶サイクル2は、 蕊取り受求R1用のアクセスサイクルフェーズの 火行に加えて、災水サイクルフェーズで気 2 のデ ータ 読取り要求R2を受取ることもできる。デー ク渋水R2は、記憶サイクル3でデータアクセス サイクルフェーズとなり、記憶サイクル4でデー 夕転送サイクルフェーズとなる。メモリポード 10にデータを街込むために、記憶サイクル4の 吸次サイクルフェーズ中にデータ書込み要求W 1 が制御パス18を介して受取られる。記述サイク ル5のデータ転送サイグルフェーズ中には、記憶 **紫子26に科込むデータがデータバス14から受** 収られ、デークパッファ28に記憶される。第3 図に示す通り、記憶サイクル6のアクセスサイク ルフェーズ中には、古込み要求Wlのデータバッ ファ28から紀位衆子26に転送される。さらに

- 7 -

り、連続する逐次混合の読取りおよび普込み要求 が作成される。) 次の記憶サイクル3のデータ転 送サイクルフェーズ中に読取り要求Rlと普込み 奨求W 1 との間に衝突が起こる。特に、記憶サイ クル3のデータ転送サイクルフェーズ中では、銃 取り受水R1のデータをデータパッファ28から データパス14へと移動させる試みがなされ、し かも同時に、同じ記憶サイクル3のデータ転送サ イクルフェーズ中で、昔込み要求W1に応じて書 込まれるデータをデータパス14からデータパッ ファ28に移動させようとする試みも起こる。こ のデータパス14にアクセスする試みが同時発生 することによって、記班サイクル3のデータ転送 サイクルフェーズ中に過度の衝突を引起こすこと になる。同様の不要な衝突が、逐次得込み要求と 続取り要求に続く第3番目の記憶サイクルのアク セスサイクルフェーズで発生する。この衝突は、 第4凶で配位サイクル5、6、7について示す。 特に迎続する選次記憶サイクル5、6の嬰求サイ クルフェーズに背込み製攻W2と次の銃取り要求 R 2 がある場合には、記憶サイクル 7 のアクセス

第3 図に示す通り、記憶サイクル5の受浪サイクルフェーズ中には、第2の再込み受浪W2が受取られることもある。これにより、記憶サイクル6中に再込み受求W2川のデータ転送サイクルフェーズとなり、記憶サイクルフェーズとなる。

- 8 -

サイクルフェーズ中で、統取り要求R2に応じて 統取られるデータを記憶業子26からデータバッ ファ28に移ろうという試みがなされ、同時に、 記憶サイクル7の同じアクセスサイクルフェーズ 中で、再込み要求W2に応じて再込まれるデータ をデータバッファ28から記憶業子26に移そう とする。この結果、記憶者子26にアクセスしよ うとする試みが同時に起き、これが許されない街 突を引起こす。

第4図に示したような衝突を避けるために、第 2 図に示す従来袋とでは要求割食回路 4 2 を使用 しており、この回路が、第4 図について述べた税 類の連続する選次誌取り要求および告込み要求 あるいいかなる時点でも発生しないことを保証して かがいかなる時点でも発生しないことを保証して の要求サイクルフェーズにおいて、続取り要求して の要求サイクルフェーズにおいて、続取り要求り またの変更が行われる場合には必ず、その変更の はでの変更が行われる場合には必ず、その変更の 関の記値サイクルの任意の要求サイクルフェーズ を、第3 図に示すように空にしておかなければな らない。すなわち、記録サイクルの空の要求サイクルフェーズのそれぞれが最後には、次の記憶サイクルのこれに対応する空のデータ転送サイクルフェーズや、次の記憶サイクルの空のアクセスサイクルフェーズとなるので、第2図に示す従来装置では、データバス14の帯域幅利用が100% 水満になることを意味する。

- 11 -

%しか帯域幅利用をしないものと思われる。 (発明が解決しようとする問題点)

このように従来の記憶装置にあっては、連続的 同時に送信されて来る読出しおよび書込み要求に 応答する際、データ間の衝突が起こり必要とする データの背込み及び読出しが適切に行なわれない 欠点があり、また、それぞれの要求に続く次のサイクルにおいてそれらの要求に応じデータの転送を行なう際、読出し、普込み用のデータを交互に 分離して行なわなければならないので、データバスの帯域幅を100%有効に活用できない欠点がある。

本党明は、これらの事情に整みてなされたもので、連続する逐次競取りおよび普込み要求を受取る願者とは無関係に100%の帯域城縣利用を行う高速記憶装置および関連の方法を提供することを目的とする。 (以下会白)

空の要求サイクルフェーズによって、再込み要求 W1~W5から分離しなければならない。この結 災、第4関に示すように、記値サイクル8および 9のアクセスサイクルフェーズは空のままとなり、 記憶サイクル14および15のデータ転送。

サイクルフェーズも空のままとなる。このため、第2図の装置の場合には100%未満の帯域幅となる。

第 5 図には、ボート 1 . 2 . 3 を、別の続取りおよび辞込み要求を生成したものとして示す。この結果、偶数の記値サイクル 2 . 4 . 6 . 8 . 1 0 . 1 2 . 1 6 . 1 8 のそれぞれの要りサイクルフェーズは、第 4 村について前に登明した研究を避けるために、空の状態に維持しておかなければならない。このため、記値サイクル 3 . 4 . 7 . 8 . 1 1 . 1 2 . 1 5 . 1 6 . 1 9 のでクセスサイクルフェーズが空のままとなり、記値サイクル 5 . 6 . 9 . 1 0 . 1 3 . 1 4 . 1 7 . 1 8 の転送サイクルフェーズも空のままになる。没って、第 6 図に示すような続取り・書込み要求シーケンスを経験する第 2 図の従来装置は、5 0

- 12 -

### [発明の構成]

### (問題点を解決するための手段)

この目的を達成するための木発明の構成は、逐次混合されたデータ続取りおよびデータ符込み要求信号を運ぶ制御パスと、デークパスとを具備する記憶芸賞において、(a) データを保持する記憶手段と、(b) 波記億手段からデークパスにデータを続取る第1の手段と、(C) データパスから該記憶手段にデータを構込む第2の手段と、(d) 制御パス上のデータ続取り吸収信号に立つの手段を利用して、逐次混合したデータ続取りまよびデーク書込み吸収信号の連続逐次受取りとその後の実行を可能にする記憶制御手段とで構成される。

### (作用)

そして、この構成に基づく本意明の作用は、連続する逐次混合したデータ総取りおよびデータ件込み要求保号に対して、所定位置に設けられたデータ総取りバッファおよびデータ件込みバッファが記憶手段および/またはデークバスへのデータ

転送を所定期間超越させるように機能して、メモリ統由し用アクセス保好とメモリ普込み用アクセス保好とメモリ普込み用アクセス保好を同時に作成することを防止するようにしたものである。

(灾施例)

添付図面に示す本発明の実施例について以下に 詳細に説明する。

- 15 -

ぶのためおよび限定しないために、全ての銃取り 災水より全ての将込み要求を優先させて予想する ものとする。

本免明による記憶装置のプロック図を第1図に示す。第1図に示す装置は、メモリポード50と、 複数の入出力ポート52a-1と、データバス 54と、アドレスパス56と、さらに個々のパス 総取り要求R1川のデータ転送リイクルフェーズを遅延させる。特に、第7円に示すように、4個の審込み要求W1~W4が記憶サイクル2から5の連続遅次要求R1川の次に使用可能な転送サイクルフェーズが記憶サイクル7のデータ転送サイクルフェーズが記憶サイクルでのデータ転送サイクルフェーズを選びする。

- 16 -

60, 62, 64を具備する制御パス58とを具 領する。メモリポード50は、第1回では、記値 衝突検出回路66と、アドレスパッファ68と、 記憶楽子10と、緑水りデータバッファ12と、 **普込みデータバッファ 1 1 とで掲載されるものと** して示す。紀仏衝及検川同路 6 6 は、郷即パス 5 8 のバス 6 0 を介して続取り要求信号を受取り、 制御パス58のパス62を介して出版り想収信号 を受取るように結合されている。記憶街突後出列 路66の出力は、アドレスパッファ68と、記憶 紫子10と、統取りデータバッファ12と、引込 みデータバッファ 7 4 の動作を制御するように精 合されている。アドレスバッファ68は、記憶街 突検出回路 6 6 の制御を受けて、アドレスバス 5 6を介してアドレス借号を受取り、この信号を 記憶索子70に供給するように給けされている。 記憶素子70のデータパス端子は、読取りデータ パッファ12か、許込みデータバッファ14のい ずれかを介してデータバス54に結合されている が、これもまた、記憶衝突検川論理 6.6の動作に 左右される。

- 17 -

人出力ポート52a-1は、様々な構成を取っ てもよい。例としておよび限定しないために、第 8 内に示す入川力ポート52 a は、ポート衝突検 川川路76、坂水発生期野器78。アドレスゼネ レーク80、ポートデーク記憶券子82、 抄込み データバッファ84、読取りデータバッファ80 とで構成されるものとして示す。ポート衝突検出 **△川76は、制御パス58のパス60を介した続** 取り要求と、制御パス58のパス62を介した书 込み要求を受取るように結合されている。要求発 生期終器78は、制御パス58のパス64を介し て他の入出力ポート52b-1の要求発生調整器 にいもづる式に接続されている。さらに、要次宛 生凋後器78は、銅御パス58のパス60を介し て続取り要求信号を出力し、制御パス58のパス 62を介して科込み要求信号を出力するように結 介されている。アドレスゼネレータ80は、遊浪 **発生測数器78の制御を受けて、データボート記** 低端子82とアドレスデータをやり取りし、アド レスパス56を介してアドレスデータを出力する ように結合されている。さらに、ポートデータ記

- 19 -

に、次に役先度の高いポートにNO REQUEST信号を送らせ、最も役先度の低いポートまで順にこの信号を送らせて料定する。このチェーン上の特定のポートがメモリポード50へのアクセスを求めている場合、必要なことは、次に役先度の高いポートからNO ACCESS信号を受取り、その後で、バス64のディジーチェーンよの後に続くそれより役先度の低いポート全てにREQUEST ACCESS信号を発生することだけである。このプロセスは、そのポートがメモリポード50にアクセスできることを保証するものとなる。

いったんアクセスが成立してしまうと、アクセスを問たポートは、アドレスゼネレータ80の動作により、アドレスバス56を介して記憶素子70に対する適切なアドレス信号を生成することができる。さらに、メモリポード50へのアクセスを入事次節、要求発生調整器78は、制御バス58のバス60.62を介して、適切な疏取りまたは刊込み要求信号と生成する。この読取りまたは引込み要求信号は、入力ポートがメモリポード

世歌子 8 2 のデータバスな子は、ボート市の検出 論理 7 6 の動作次節で、再込みデータバッファ 8 4 か続取りデータバッファ 8 6 のいずれかを介 してデータバス 5 4 とデータをやり取りするよう に結合されている。

動作においては、メモリポード50の記憶数子 70にデータを容込むか、またはメモリポード 5 0 の記憶数子 7 0 からデータを読取るかのいず れかを希望するポート52a-iが、制御パス 5 8のうち一接続規であるパスG4を介して通切 な調整信号を生成する。この調整信号は、記憶サ イクルの各要求サイクルフェーズ中にポート52 a-1にいもづる式に接続される。この信号の語 果として、最も優先度の高いポート52a-iが メモリポード50にアクセスする批利を取削する。 特に、ポート52a-iは、最も優先度の高いボ ートをパス54のディジーチューンに先人れし、 最も優先度の低いボートを後入れにするものとし ている。伊先度の周載は、最も伊先度の高いボー ト52a~iに、次に侵先度の高いボートにNO REQUESTは好を送らせ、またそのポート

- 20 -

50へのアクセスを得た記憶サイクルの要求サイ クルフェーズ中に充生する。例えばポート52 a がメモリポード50へのアクセスを入手している と仮定すると、第7以に示す記追サイクル1中に、 統取り要求R1届号が制御パス58のパス60を 介して要求発生調整器78によって生成される。 この読取り要求信号R1は記憶衝突検出阿路66 によって、記憶サイクル1の要求サイクルフェー ズ中に受取られる。続取り要求は分を入手し、武 前の記憶サイクルで背込み要求信号を全く受取っ ていない場合、記低衝突検川同路 6 6 は、パス δ 4 上のアドレスデータで識別された記儀者子 70内のデータを、記憶サイクル1の疏取り要求 R1によって、次の記憶サイクル2のアクセスサ イクルフェーズ中に記憶松子70から疏取りデー タバッファ72に杉動させるという方法で、メモ リポード50の動作を制御する。同様にして、ポ 一ト衝突検出回路 6.6は制御バス 5.8のバス 6.0 と62を介して読取りおよび得込み要求を監視し、 直前の記憶サイクルの要求サイクルフェーズには いかなる母込み災水もなかったことを知る。この

ためポート前次検出回路66は、メビリポード 50か、アドレスゼキレーク80か出力した要求 アドレスからの記憶な了70のデータを次の記憶 サイクル2のアクセスサイクルフェーズ中に記憶 ムデ70から読取りデータバッファ72に移動さ せることを予想することができる。

- 23 -

第7 図に示す禁収りおよび考込み要求の願番の場合、続取りデータR 1 川に次に使川可能なデータを送サイクルフェズは、記値サイクルでのデータ転送サイクルフェーズ中にある。記憶衝方は、の時路 6 6 とボート衝突後求サイクルフェーズ中にある。記憶衝方は、記憶サイクルをで変求を覧せイクルでことででは、記憶では、記憶を使出回路 6 6 のデータがス5 4 上に最終的に終まり、よりのデータがス5 4 上に最終的に終まり、よりのデータが、ボート衝突には対けによってでは、続取りデークバッファ 8 6 の動作によっに動作になりデータが、ボートで変求ないのデータを受取るように動作する。

ついても最取りデータれ送りイクルフェーズを選延させるものである。その結果、配値サイクル3中の、記憶研究検出回路66は最取りデータバッファ 14の動作によってデータバス54からの再込みデータW1の転送を実行し、歳取り要求データR1の環取りデータバッファ 12からデータバス54への転送を遅延させる。

ポート街突接曲回路76は、記位サイクル2の要求サイクルフェーズ中に出込みデータ要求W1かあることに気付くと、読取りデータバッファ86のいかなる動作も次に使用可能なデータ転送サイクルフェーズまで遅延させる。この遅延は、メモリボード50と直接やり取りせずに、むしろ、制御バス58の読取りおよび出込み要求を贈せし、予め定めた予定にしたがって初次を避けるに必要な遅延を前もって実行するだけで達成される。この予定は、すなわち、関示の火絶例では、全ての読取り要求より全ての再込み要求を優先するものである。

- 24 -

第9四に、水光明による記憶衝突検用回路66 の一実施例を示す。第9以に図示されているよう に、記憶街突接出回路 6.5 は、ラッチ1.00. 102, 104, 106, 112, 122と、デ ータセレクタ108と、ANDゲート」10. 120と、インバータ114、118と、カウン ク116と、読取りアクセス端子124と、読取 りデータ端子126と、再込みデータ端子128 と、母込みアクセス端子130とで構成される。 制御パス58のパス60からの説取り要求信号は、 ラッチ100のデーク増了と、ANDソート 110の第1の端子と、インバーク114の入力 に結合される。ラッチ100の川力は、データセ レクタ108の"0" 人力増了と、ラッチ102 のデーク菓子とに接続される。ラッチ102の川 力端子は、データセレクタリリRの \*1\* 人力に 結合される。制御パス58のパス - 6.2 上の市込 ろ要求信号は、ラッチ 1 0 1 のデータ人力端子と、 インパータ118の入力に戻される。次にラッチ 104の出力は、ANDゲート110の第2の人

- 25 -

カに戻され、またWRITE DATAGむとは

りとしてWRITEデータ出力端子 1281に 出力される。

ラッチ」06の出力は、WRITE ACCE SS信号として打込みアクセス端子130に出力 される。ANDゲート110の出力はセット入力 としてラッチ112に出力され、インパータ 114の出力はラッチ112のクリア入力均子に 結合される。ラッチ112の出力はセレクタ 108の選択人力増子に結合され、セレクタ 108の出力は、読取りアクセス端子124と、 カウンタ116のカウントアップ入力端子にとも に READ ACCESS信号として出力され る。カウンタ116の出力はANDゲート120 の知1の入力端子に結合され、インパータ118 の出力はANDゲート120の第2の人力端子に 指合される。ANDゲート120の出力はラッチ 122のデータ入力端子に結合され、ラッチ 122の出力はREAD DATA信号として、 読取りデータ端子126とカウンタ116のカウ ントダウン入力端子に結合される。シスタムクロ ック信号MEMCYCLKは、ラッチ100.

- 27 -

READ DATA保号は、ANDゲート120とラッチ122の動作によって、連続する告込み要求信号と同じ数の次の記憶サイクル分だけ起延される。

第 7 図に示すように、この遅延は、いかなる街込み要求信号もバス 6 2 上に出力されない記憶サイクル 6 まで続く。その結果、インバータ 1 1 8 の動作によって正信号が A N D ゲート 1 2 0 の第 2 の入力に出力される。従って、次のクロック済記値サイクル、すなわち第 7 図の記憶サイクルでは、ラッチ 1 2 2 の出力が " 高" になり、 端子 1 2 6 に R E A D D A T A 信号を発生させ、これにより続取りデータバッファ 7 2 からデータバス 5 4 へのデータ転送が遅延される。

 102,104,106,122のクロック人力 に接続される。

第9回に示す記憶衝突検用同路66は、2種類 の異なる衝突を検用、処理する。最初に第9回の 国路はデータ転送サイクルフェーズの街次を検出、 処理する。この衝突は前に述べた通り、禁取り要 求の直後に背込み要求が続く時に発生する。第7 図に示すように記憶サイクル1の読取り要求及1 の直後に記憶サイクル2の再込み要求W1が続く 場合、デーク転送サイクルフェーズの街尖が記憶 サイクル3で発生する予定になっている。この街 突を避けるため、記憶サイクル2では、バス62 上の羽込み選求がインパータ118を介してAN Dゲート120に伝送され、ラッチ122の出力 が記憶サイクル3で"低"になる。記憶サイクル 2に 書込み 要求がなければ、ラッチ 1 2 2 の出力 は原則として"窩"になり、記憶サイクル3で¦ 子126にREAD DATA信号を出力し、第 1図の統取りデークバッファ12からデータバス 54にデークを銃取らせたはずである。しかし、 記憶サイクル2には背込み要求があるので、この

- 28 -

された場合には、カウンタ116は、他に衝突が全く検出されないと反定して、次の記憶サイクルで、2番目に遅延された総取り要求データを提取りパッファ72からデータパス54に転送することを保証する。

第9図の回路の動作によって検用、防止された 衝突の第2の形態は、第4階と第8階に示した顔 類の、起こり得るアクセスサイクルフェーズの街 突である。この種の衝突は、羽込み要求の後に読 取り要求が続く時に発生し、ラッチ112の動作 によって検出される。特に第8間のの例について **貫えば、記値サイクル2の続取り要求R1はAN** Dゲート110の第1の人力で受取られ、間時に ラッチ104からの肖込み提択W1がANDゲー ト110の第2の入力で受収られ(神込み要求W 1はラッチ104の動作によって1記位サイクル 分遅延されている)、ANDゲート110の出力 が論理『高』となり、ラッチ112を設定する。 ラッチ112の設定によって、セレクタ108の 出力が記憶サイクル2で"0"人力から"1"人 力にシフトされる。このため、歳取り要求ROが 記憶サイクル1の者込み要求W1の直前に受取られているに場合には、ラッチ102の出力は「高」にし、記憶サイクル2で出力端子124にREAD ACCESS貸号を発生させるはずである。しかし、記憶サイクル3では、ラッチ102の出力は「低」となり、これによりセレクタ108が記憶サイクル3の時に端子124に「低」の出力を出し、記憶サイクル3の下クセスサイクルフェーズでの衝突を防止するはずである。

大質的に、記憶会子70からの読取りデータバッファ72へのデータ転送は、セレクタ108とラッチ112の動作によって、バス62を介して次の背込み災水を受取らなくなるまで遅延され続けるであろう。第8回では、記憶サイクル3では、で、ラッチ112は記憶サイクル3でセレクタ108を解放し、ラッチ110の出力が次の記値サイクル4でセレクタ108を通過し、続取りアクセス端子して、アクセスサイクルフェーズ中の衝突は防止さ

- 31 -

212.214.216と、データセレクタ 218.220と、カウンタ222、224と、 比較器226と、インバータ228、230、 2322, AND 4-1234, 236, 238 と、再込みデータ端子224と、読取りデータ端 子246とで構成される。ポート衝突検出回路 16は、クロックほ号MEMCYCLKと、制御 バス58のパス60を介した銃取り要求信号と、 綱御バス58のバス62を介した街込み要求借号 とを受取るだけでなく、要求発生調整器78(第 1月)からバス240を介したポート続取り要求 **信号と、災水免化調整器78からバス242を介** したポート打込み要求信号も受取る。制御バス 5 8 上の読取り要求信号と街込み要求信号は、ど の人山力ポートでも発生できるであろうが、バス 240と242のポート読取り要求信号とポート 引込み要求信号は、ポート52a独特のものであ る。このため、バス240と242のポート誌取 り要求信号とポート省込み要求信号はポート衝突 検出回路76に対して、これらの特定の要求のた めに実際にメモリポード50へのアクセスがポー

れる。

第10円は、最取りデータバッファ12と、社 込みデータバッファ14と、記仏老子10のプロ ック国であって、切り間のREAD ACCES S信号、READ DATAは号、WRITE ACCESS紹竹、WRITE DATA信号を より詳糊に示す。特に効了の図でわかるように、 第9國の端子124のREAD ACCESS信 号は記憶ポテ10から読取りパッファ12へのデ ーク転送を制卸し、第9国の関チ126からのR EAD DATA信号は読取りパッファフ2から データバス54へのデータ転送を制即する。同様 に、第9回の輪子128のWRITE DATA 信号はデータバス 5 4 から刊込みパッファ 7 4へ のデーク転送を制卸し、30月間の端子130のW RITE ACCESSはけは引込みパッファ 14から記憶点が10へのデーク転送を飼御する。 ここで第1四のポート衝突検出回路 7.8 につい て第11間を参照してより詳細に説明する。第 11図に示す通り、ポート桁次検用回路76は、 ラッチ200, 204, 206, 208, 210.

- 32 -

ト52 a に与えられていることを知らせるものである。

メモリポード50との幼果的なやり取りを行う ためには、本発明によれば、ポート52aが制即 パス58との適切なやり取りを維持して、ポート 5 a から発生されたこれらの特定の続取り要求と **背込み要求の前後にその他のどの読取り要求や書** 込み要求が来るかを判定することも必要になる。 このため、バス240のポート総取り要求は号は ラッチ200のデーク入力に指合され、バス 242のポート引込み要求信号はラッチ210の データ入力に結合され、バス 6 0 の読取り要求信 号はラッチ204のデータ人力に結合され、バス 62の街込み要求信号はラッチ208のデータ入 力に結合される。バス G O の旋取り要求保持もA NDゲート234の印1の入力と、インバーク2 28の入力に結合され、バス62の再込み要求信 号もインバータ230、232の入力に結合され

ラッチ200の川力はセレクク218の°0° 入力端子とラッチ202のデータ入力端子に結合 される。同様にして、ラッチ 2 0 4 の出力はセレクタ 2 2 0 °0° 入力増子とラッチ 2 0 6 のデータ入力増子に結合される。ラッチ 2 0 8 の出力は A N D ゲート 2 3 4 の第 2 の入力に結合され、ラッチ 2 1 0 の出力は W R I T E D A T A 信号として書込みデータ増下 2 4 4 に結合される。

ANDゲート234の出力はラッチ212のセット入力に結合され、インパータ228の出力はラッチ212のリセット入力に結合される。ラッチ212の出力はセレクタ220とセレクタ218の両方の選択入力に結合され、ラッチ206の出力は、セレクタ220の"1"入力に結合され、ラッチ202の出力はセレクタ218の"1"入力に結合される。セレクタ218と220の出力はカウンタ222と224のモれぞれの入力端子に結合される。カウンタ222と224の出力は比較器226の出力はANDゲート236の第1の入力に結合される。

カウンタ224の出力もANDゲート238の 第2の入力に結合される。インバータ230の出

- 35 -

ただし、その他のルールについても考え得る。

第11段の回路は、メモリポード50の記憶術 突検出回路 6 6 に同切して動作しなければならな いが、実際には、制御バス 5 8 上の間一の禁取り 要求は号と街込み要求信号を同時に受取る以外に は、メモリポード50と何ら和互伝達を行わない。 第11回の回路において、パス60の銃取り要求 とパス62の引込み要求を受取るために結合され た部分は、本質的には第9図に示す記憶衝突検出 **河外 6 5 と同様に動作する。しかし、第11図の** 川路はさらに、斜御パス58の統取り要求と登込 み災水が、第11隊の回路が接続されているポー 上に特に適用可能な場合を料定できるようにする ため、ポート読取り要求信号とポート背込み要求 信号の受収りをも含むものである。このためRE AD DATA信号は、第9図の回路の韓子 126にREAD DATA信号が出力されるの と同切して、端子246に出力される。ただしこ の場合、第9四の端子126でREAD DAT A 信号となる統取り要求信号は、第11図の回路 に接続した入出力ポートに適用可能なものとする。 カはANDゲート235の第2の人力に結合され、インパータ232の出力はANDゲート238の第2の人力に結合される。ANDゲート236の出力はラッチ214のデータ人力に結合され、ANDゲート238の出力はラッチ215のデータ入力に結合される。ラッチ214の出力は、総取りデータ端子246に結合され、カウンタ222のカウントダウン人力にも結合される。ラッチ215の出力はカウンタ224のカウントダウン人力に結合される。

第11 図の回路の動作は、制即バス58のデータ競取り要求とデータ刊込み要求の使用順序に応じ、しかも予め定めた予定に従って、特定のポートとデータバス54との間のデータ転送を制御する。前に述べた通り、本允明の実施例においては、この予め定めたルールは、全ての続取り要求より全ての複き込み要求を優先するものである。

(以下介白)

- 36 -

同様に、第9四の出力端子128にWR1TEDATA保守が出力されるのと同期して、WR1TEDATA保守が第11四の同路の出力端子244に出力される。この場合、出力端子128のWR1TEDATA保守に関連する円込み要求信号は、第11回に関連する人出力ポートに対応するものとする。

第12関は、第1図の再込みデータバッファ 84と銃取りデータバッファ86を示す関であっ で、第11図の端子244のWRITE DAT A信号がどのように動作して再込みバッファ84 からデータバス54ヘデータ転送するかくまた第 11図の端子246のREAD DATA信号が 2000年では、11図の場子246のREAD DATA信号が 2000年では、246のREAD DATA信号が 2000年では、246のREAD DATA信号が 2000年では、246のREAD DATA信号が 2000年では、246のでは、250のでは、250の実施例の動作について、第13回に す記載サイクルと、第9回、第10回、第11回、 第12回の関係を影照して以下に簡単に送水混合。 特に第9回と第11回には、連続して送水混合を たデータ続取り要求信号データ的込み要求信号を 逐ぶ制御バス58が、バス60と62の形で示さ

れている。第13階に示す通り、制能パス58の データ続取り付付R1、R2、R3、R4の形を とり、打込み信号はW1, W2, W3, W4の形 をとる。第10凶の紀仏太子10はデータを保持 する手段となり、読取りパッファ12は記憶業子 からデータバス54へデータを読収る第1の手段 となり、省込みパッファ14はデータパス54か ら記憶器子10にデータを供込む第2の手段とな る。第9関の記憶衝突検出論理66は、バス60 の続取り要求信号に応じて読取りバッファ72を 利用し、バス62の普込み要求信号に応じて書込 みパッファ 7 4 を利用する機構となり、逐次混合 されたデータ読取りおよび書込み要求信号を連続 して逐次受取り、次に実行できるようにする。他 賞すると、第9間の回路は、空の中間要求サイク ルフェーズを必要とせずに、第13回の統取り要 水R 1 からR 4 と当込み要求W 1 からW 4 を連続 する記憶サイクルの製求サイクルフェーズで受取 り、その後それを実行できるように動作する。た だし、前に述べた通り、この実行は必ずしも禁心 りおよび街込み要求信号を受取った正確な順番通

- 39 -

TREAD DATA保守とWRITE DATA保守を同時生成するのを防止し、端子124と130 TREAD ACCESS 信号とWRITE ACCESS 信号とWRITE ACCESS 保守を同時生成するのを防止する。その代わりとして、第9図の回路は、そのような衝突に関係する予定のREAD DATA信号が要されなくなるまで遅延させるように動作する。まらに第9図の回路は、衝突に関係する予定のREAD ACCESS 信号を、迫加のWRITE ACCESS 信号を、追加のWRITE ACCES に動作する。

第13例の続取り要求および普込み要求保存について言えば、最初の続取り要求R1を受取った時にはいかなる街次も予想されない。第2の続取り要求R2を記版サイクル2で受取った時にも新次は予想されない。しかし記憶サイクル3で普込み要求1を受取ると、記憶サイクル4で続取り要求R2のデーク転送サイクルフェーズとの衝突が予想される。この予想される衝突は、第9関の同路ではANDゲート120の動作によって、第

りでなくてもよい。

にもかかわらず、転取りおよび再込み要求信号の受取りとその後の実行は、100%の帯域幅利用が連成されるシーケンスで発生する。この100%の帯域幅利用は、第13内の選次配合されたデータ続取りおよび再込み要求信号を受取った結果、データ読取りパッファイ2とデータ出込みパッファイ4が記憶器手70および/またはデータパス54にアクセスしなければならない時に起こり得る衝突を解消する第9内の同路の動作によって達成される。

特に第9関の回路は、データ読取りパッファイ2よりデーク書込みパッファイ4に有利になるように、起こり得る衝突を解決する。さらに、第11図の回路は、第13のデーク読取りおよびデータ書込み要求に応じて、第10関の読取りパッファイ2と書込みパッファイ4のそれぞれの利用に同期させて第12関の読取りパッファ86と得込みパッファ84の動作を調御する。

より具体的に言うと、第9内の回路は、いかなる特定の記憶サイクルでも、端子126と128

- 40 -

1 1 図の回路では A N D ゲート 2 3 8 によって検 出される。次のいずれかの記憶サイクルに引き続 き連続して受取った再込み要求信号がある場合は、 その存在が A N D ゲート 1 2 0 と 1 2 8 の出力を "低"論理レベルに維持し、このため、端子 1 2 6 と 2 4 6 の R E A D D A T A 信号の出力 を統取り要求 R 2 分だけ延延させる。

第13次の記値サイクル例では、この遅延は、 続取り要求R3を受取る記値サイクル5まで続き、 こにより次の記値サイクルでANDゲート120 と128を「低」論理レベルから「ハイ」論理レベルへ解放し、読取り要求R2に関連するデーク を記憶サイクルGのデーク転送サイクルフェーズ で鉄取りパッファイ2からデークバス54へ、ま たデークバス54から続取りパッファ86へ転送 できるようにする。

しかし、記値サイクル4で再込み要求R2を受取った後に記憶サイクル5で減取り要求R3を受取ると、記憶サイクル6のアクセスサイクルフェーズで衝突が予測される。この予測された衝突は、第9図の回路のラッチ112と第11回の回路の

- 41 -

ſ

- 42 -

ラッチ212の動作によって検出される。特にい ったん光低された当込み要求R2かANDゲート 110と234への1つの入力として存在し、統 取り要求R3は記憶サイクル5でANDゲート 110と234へのもう1つの人力として存在す る。これにより、ラッチ112と212の出力が 記憶サイクルサイクル6でセレクタ108と 220を"1"入力端子状態に設定することにな る。このセレクタ108と220の設定は、統収 り災水R3のために端子124でREAD AC CESSはサを出力するのをANDゲート110 と234で検出した通り、次の书込み要求をパス 62を介して受収らなくなるまで遅延させるもの である。実際に第13図の例においては、記憶サ イクル4でいかなる群込み要求も受取っていない。 従って、ラッチ112と212は、セレクタ 108と220を"0"入力端子構成にリセット するように動作し、紀低サイクル1で端子124 でのREAD ACCESS信号が可能になる。 記憶サイクルでは、宵込み要求W3が続取り要 **水R4に続いて受取られており、これにより記憶** 

- 43 -

ル4で単一の空のアクセスサイクルフェーズが発生し、紀俄サイクル7で単一の空のデータ転送サイクルフェーズが発生することになるが、その後、本危間の教表に従って100%の帯域幅能力が達成される。このため、紀俄サイクル8以降の次の要求サイクルフェーズは、銃取り要求が将込み要求のいずれかで完全にふさいでもよく、その結果、100%の帯域幅利用となる。

第8間のアドレスパッファ 68とアドレスゼネレーク80の構成は、記憶衝突検出論理 66とボート衝突検出論理 76の予め定めた予定に従ってアドレスの生成と伝送を延らせることができることができることができるとないってといってはないことを理解する、のため、アドレスで構成レスの受取りある。このため、アドレスで構成レスの受取りある。に関連するアドレスの受取り取りである。記憶衝突検出論理 66が使用するために論理 66が使用するそのに対ってによってには、でドレスゼネレクタ

サイクル8のデータ転送サイクルフェーズ中に記 こり得る街券のためのステージが設定される。し かし、この街次は、ANDゲート120か起こり 得る衝突を検拍し、読取り要求R3については記 **掛サイクル8で、また続取りが水R4については** 記憶サイクル9で川力端子126のREAD D ATA信号を遅延させる、第9日の同路の動作に よって避けられる。この遅延は次の再込み要求を 受取らなくなるまで続く、すなわち、記憶サイク ル9まで遅延が続くのである。心低サイクル9に 背込み要求がなければ、記憶サイクル9でAND ゲート120を解放し、次にこれによって記憶サ イクル10で読取り要求R3川のREAD DA TA信号が買引される。カウンク116の動作は、 2つの記憶要求が遅延された事実を記録し、次の READ DATA信用を記述サイクルト1でぬ 子126に出力できるようにすることである。

本発明の記憶装置の始動には、アクセスサイク ルフェーズでの1記憶サイクル分の遅延と、デー 夕転送サイクルフェーズでの1記憶サイクル分の 遅延が必要で、その結果、第13回の記憶サイク

- 44 -

8 0 は読取り要求アドレスド I F O と市込み要求 アドレスド I F O とで構成してもよい。この 2 つの F I F O は同じようにポート 所次検出論理 7 6 の動作の下で制御される。

様様の高速記憶技術が水発明のアーキティクチュアに適用できることも当該技術に精適した者には理解されるであろう。 例えば、多項データバスを使用して、水発明の100%の帯域幅能力を活用してもよい。これに関して含えば、多項データ 続取りおよびデータ再込みパッファも多項データバスにインクリーブ接続して使用してもよい。

本発明の高速記値装置および関連の方法は特に CTスキャナの技術に応用できる。特に本発明は、 大量の処理と、高度の解像投影能力と、高域の人 出力帯域幅を必要とする第4世代のCT装置に応 用可能である。とりわけ本発明の構成は、インタ リーピングや広いワードサイズ等の公知の技術と 組み合せて使用すると、現在の256K DRA M技術を使用した32MBの記憶装置によって 400MB/秒の転送速度を達成できる。本発明 の独特のアーキテクチュアを利用することによっ て、記憶競取り機能と記憶者込み機能をどのよう に紹合しても100%の帯域幅能力とマルチボー 上能力が得られる。

その他の利点や変更例は、当該技術に精通した 者には容易に思いつくであろう。このため、本意 明は、ここに示し、説明した特定の詳細かつ代表 的な方法や例に限定されるものではない。その代 わりに、出願人の一般的発明概念の精神または範 別から逸脱せずに、このような詳細から発展させ てもよい。

#### 「食町の効果」

以上述べた適り本金明によれば、逐次混合されたデーク議取りおよびデータ報込み要求信号を選 が制御パスと、デークパスとを備えた高速記憶装 躍において、連続する逐次混合したデーク議取り およびデータ引込み要求信号に対して設けられた デーク議取りバッファおよびデータ書込みパッファ を用いて記憶手段および/またはデータバスへ のデータ転送を所定期間遅延させることによって、 連続する遅次続取り要求及び書込み要求に基づく デーク転送時の衝突を避けることができ具つデー

- 47 -

路図であり、第10図は、第1図のメモリボードの最取りおよび背込みバッファをさらに詳しく示す図であり、第11図は、第1図のボート街吹検出回路の整理回路図であり、第12図は、第1図の人出力ボートの読取りおよび背込みバッファを示す図であり、第13図は、本発明の原理に基づく記憶装置とともに用いる記憶サイクルを示す図である。

記憶手段… 7 0, 記憶衝突検出論理… 6 6 デークパス… 5 8, アドレスパッファ… 6 8 アドレスパス… 5 6.

読取りデークパッファ…12.86

制卵バス…58.

**州込みデークバッファ…14. 184** 

要求允生以於何路…78

アドレス発生器---80

ボート衝突後出回路…76

デークポート記憶装置… 8 2

人出 カポート… 5 2

代理人非理士 則 近 忠 佑 初 典 夹

- 49 -

クパスの有効量域幅を100%利用したデータ転送を可能にするものである。

#### 4. 探前の動作な説明

第1間は、本発明による記憶装置のブロック図 であり、第2間は、従来の記憶装置のプロック内 であり、第3回は、第2回に示す従来の記憶装置 の記憶サイクルを示す以であり、第4回は、第2 図に示す従来の記憶装置の衝突発生中の記憶サイ クルを示す以であり、305以は、第2以の従来装 翼の記憶サイクルを示す凶であって、一連の読取 り要求の後に一連の再込みだ米が続き、さらにモ の後に一連の読取り要求が続いているものを示し、 第6国は、第2国の従来装置の記憶サイクルを示 す凶であって、単一の緯取り要求のそれぞれの後 に単一の再込み要求が続き、さらにその後に一連 の読取り要求が続いているものを示し、第7段は、 本発明に基づき連続して遅次の結成りおよび選込 み要求を実行する方法を示すはであり、第8回は、 本允明に基づき連続して選次の再込みおよび聴収 り要求を実行する方法を示す間であり、第9国は、 第1段の本発明による記憶衝突後用同路の論理同

- 48 -

